1.  参与或独立完成公司系列产品的版图实现任务 2.  从RTL逻辑综合，版图布局，芯片供电设计，布局与布线，时钟树综合，时序收敛到电源与信号完整性分析以及版图验证（DRC/LVS/Antenna）等数据签核 3.  从事具有不同技术挑战的产品实现，如3DIC，高速高带宽以及低功耗等技术领先的SOC设计 4.  与前端设计紧密配合，了解设计需求与结构，实现项目流片 任职要求： 1.  三年以上后端版图设计经验。具备芯片级版图设计的基本知识。了解深亚微米设计中的技术问题并具备独立解决问题的能力 2.  了解层次化设计方法，能够独立完成模块级数字电路版图设计，从逻辑综合、版图设计到时序分析 3.  熟悉静态时序分析，熟悉寄生参数抽取，了解noise以及Crosstalk相关知识，熟练使用Star-rc进行及寄生参数抽取并使用静态时序分析工具PrimeTime进行时序分析以及时序收敛 4.  了解功耗分析以及IRDrop和EM分析原理，具备使用相关流程进行分析的能力 5.  具备版图验证的相关知识并使用Calibre进行版图验证的经验 6.  能够熟练使用Cadence/Synopsys/Mentor中任意EDA厂商的相关版图实现工具 7.  具备一定的TCL/Perl脚本编程能力 8.  具备良好的沟通能力和团队合作精神 职能类别：数字后端工程师